IBM on yhdessä Texasin yliopiston sekä Yhdysvaltain puolustusministeriön tukeman tieteellisen tutkimuskeskus DARPA:n kanssa kehittämässä tekniikkaa, jolla supertietokoneen laskentateho tiivistetään yhdelle ainoalle mikroprosessorille.
Yhden teraflopsin suorituskykyyn eli tuhanteen miljardiin laskutoimitukseen sekunnissa yltävä siru valmistuu suunnitelmien mukaan vuoteen 2010 mennessä. Lopullisen prosessorin kellotaajuudeksi IBM suunnittelee 10 gigahertsin rajapyykin saavuttamista.
Toimiva prototyyppi uuden prosessorin sisältävästä laitteistosta on tarkoitus esitellä kahden ja puolen vuoden kuluttua. Tuolloin viidensadan megahertsin kellotaajuudella toimivan prototyyppisirun on tarkoitus sisältää neljä suoritinydintä, joista jokainen huolehtii 16 rinnakkaisesta konekielioperaatiosta yhden kellojakson aikana.
Prosessorin toimintaperiaate pohjautuu uuteen TRIPS-arkkitehtuuriin (Tera-op Reliable Intelligently-adaptive Processing System). Sen mukaan prosessori ei suorittaisi vain yhtä tai muutamia laskutoimituksia ja muita konekielisiä toimintoja kerrallaan, vaan käsittelisi tietoja laajoina rinnakkaisiin matriiseihin ryhmiteltyinä kokonaisuuksina.
Matriisijärjestelmän on puolestaan tarkoitus tukea IBM:n polymorfaukseksi kutsumaa tekniikkaa, jossa prosessorin toimintatapa muokkautuu automaattisesti kulloinkin ajettavan ohjelmiston kanssa optimaaliseksi.